12月18日，2015亞洲創新設計大(dà)賽 5G 專題競賽在西安電子科技大(dà)學落下(xià)帷幕，青島同創信息科技有限公司承擔的青島市物(wù)聯網網關芯片專家工(gōng)作站進站專家張小(xiǎo)軍博士指導山東科技大(dà)學學生(shēng)範學升、高健、盛瑞平的作品“307 Gbps Fast-SSC Decoder with Deeply Pipelined Architecture”在與各名校的激烈競争中(zhōng)脫穎而出，榮獲Polar組二等獎，并獲三萬元獎金。

已連續舉辦 11 年的亞洲創新設計大(dà)賽，不僅是亞太區的 FPGA 設計競賽，更是頂尖學生(shēng)視爲最高榮譽的競技場，每年吸引兩岸數百支優秀學生(shēng)隊伍參賽切磋，在業界有極大(dà)的影響力。今年的5G算法創新大(dà)賽由Altera、西安電子科技大(dà)學、友晶科技主辦，華爲、英特爾、展訊等公司贊助，旨在促進研究機構與企業結合、激發創新、推進5G研究發展。

本次5G大(dà)賽分(fēn)Polar Code、F-OFDM、SCMA共3個算法組，每個算法組設一(yī)等獎1項，二等獎2項，三等獎3—4項。自6月開(kāi)賽以來，來自全國31個城市76所高校(其中(zhōng)包括28所985高校和47所211高校)的184支隊伍報名參賽，經過初賽三個多月的角逐，9月6日，30支隊伍進入複賽。12月18日，張小(xiǎo)軍指導的團隊在與各名校的激烈競争中(zhōng)脫穎而出，獲Polar組二等獎。

工(gōng)信部電信研究院通信标準研究所所長王志(zhì)勤爲評審組組長，評審組認爲該項作品：“使用深度流水架構、現場演示的Polar碼譯碼器吞吐率高達307Gbps，刷新了Polar碼FPGA譯碼器最高吞吐率記錄”。